Please use this identifier to cite or link to this item: https://bdm.ufpa.br:8443/jspui/handle/prefix/2368
Compartilhar:
metadata.dc.type: Trabalho de Conclusão de Curso - Graduação
Title: Desenvolvimento de hadware reconfigurável utilizando o processador intel/altera Nios II softcore para execução do algoritmo de detecção de face de Viola-Jones
metadata.dc.creator: NASCIMENTO JUNIOR, Francisco Carrera
metadata.dc.contributor.advisor1: MONTEIRO, Dionne Cavalcante
Issue Date: 2018
Citation: NASCIMENTO JUNIOR, Francisco Carrera. Desenvolvimento de hadware reconfigurável utilizando o processador intel/altera Nios II softcore para execução do algoritmo de detecção de face de Viola-Jones. Orientador: Dionne Cavalcante Monteiro. 2018. 83 f. Trabalho de Conclusão de Curso (Bacharelado em Ciência da Computação) – Faculdade de Computação, Instituto de Ciências Exatas e Naturais, Universidade Federal do Pará, Belém, 2018. Disponível em: http://bdm.ufpa.br/jspui/handle/prefix/2368. Acesso em:.
metadata.dc.description.resumo: A utilização de mecanismos computacionais, mais precisamente os que abordam os conceitos de visão computacional, são de grande relevância sendo vastamente aplicados em áreas como identificação biométrica, detecção e reconhecimento de objetos. Alguns trabalhos mostram estas aplicações como na identificação de faces (CHE; CHANG, 2010) e olhos (MANNAY; ABID, 2015). Para o processamento das imagens, são necessários dispositivos que possuem alto poder computacional, sendo assim o desenvolvimento de sistemas embarcados utilizando o paradigma de computação reconfigurável (RC - Reconfigurable Computing), como o FPGA (Field Programmable Gate Array), mostra-se promissor neste contexto. Diferentemente de outras abordagens como os ASICs (Application Specific Integrated Circuits) onde se desenvolve um hardware que posteriormente não pode ser reprogramado, os FPGAs fornecem a flexibilidade no desenvolvimento de funcionalidades específicas. Portanto, quando se necessita de futuras atualizações em projetos e adequações às novas tecnologias, oferece ao desenvolvedor a opção de sintetizar uma nova descrição de hardware (HDL - Hardware Description Language). Diante das vantagens oferecidas pelos FPGAs, foi adotado o mesmo com objetivo de realizar o processo de detecção facial, e optou-se pela utilização de um processador customizável softcore Nios II da Intel/Altera, memória SDRAM (Synchronous Dynamic Random Access Memory) e outros componentes necessários para o funcionamento do sistema, que serão responsáveis por armazenar e executar o algoritmo responsável pela referida detecção. É utilizado o algoritmo proposto por (VIOLA; JONES, 2001), desenvolvido em C/C++, para realizar o processamento da imagem e indicar a presença ou não de uma ou mais faces. Após o desenvolvimento do sistema e integração do algoritmo, foram realizadas execuções com a leitura de imagens previamente armazenadas no computador e transmitidas ao FPGA e também a captura proveniente da câmera Terasic TRDB-D5M. Foi observado o comportamento das detecções de face em diversas imagens com características como rosto na posição normal, inclinada, com e sem a utilização de óculos, diferentes formatos de rosto e cabelo. Obteve-se êxito das execuções nos cenários apresentados, bem como a detecção e demarcação da localização das faces.
Abstract: The use of computational mechanisms, more precisely those that approach the concepts of computer vision, are of great relevance being widely applied in areas such as biometric identification, detection and recognition of objects. Some works show these applications as in the identification of faces (CHE; CHANG, 2010) and eyes (MANNAY; ABID, 2015). For the processing of the images, devices that have high computational power are required, thus the development of embedded systems using the reconfigurable computing paradigm (RC), such as the FPGA (Field Programmable Gate Array), is promising in this context. Unlike other approaches such as Application Specific Integrated Circuits (ASICs) where hardware is developed that can not subsequently be reprogrammed, FPGAs provide flexibility in the development of specific functionalities. Therefore, when future design updates and upgrades to new technologies are required, it offers the developer the option of synthesizing a new hardware description (HDL). In the face of the advantages offered by FPGAs, we adopted the same with the objective of performing the facial detection process, and opted for the use of a customizable Intel/Altera Nios II processor, SDRAM (Synchronous Dynamic Random Access Memory) and other components necessary for the operation of the system, which will be responsible for storing and executing the algorithm responsible for said detection. We use the algorithm proposed by (VIOLA; JONES, 2001), developed in C/C++, to perform the image processing and indicate the presence or absence of one or more faces. After the system development and integration of the algorithm, executions were performed with the reading of images previously stored in the computer and transmitted to the FPGA and also the capture from the Terasic TRDB-D5M camera. It was observed the behavior of face detections in several images with characteristics such as face in normal position, inclined, with and without the use of glasses, different formats of face and hair. We succeeded in executing the scenarios presented, as well as the detection and demarcation of the faces locations.
metadata.dc.subject.cnpq: CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Keywords: Sistemas embarcados
Computação reconfigurável
FPGA
Nios II
Viola-Jones
metadata.dc.rights: Acesso Aberto
Appears in Collections:Faculdade de Computação - FC/ICEN

Files in This Item:
File Description SizeFormat 
TCC_DesenvolvimentoHardwareReconfiguravel.pdf8 MBAdobe PDFView/Open


This item is licensed under a Creative Commons License Creative Commons